100Gbps QSFP28 LR4 Transceiver mit DDM 10KM Wellenlänge 1310nm-1550nm

• Dieses Produkt ist ein 100Gb/s-Transceivermodul, das für optische Kommunikationsanwendungen konzipiert wurde, die der 100GBASE-LR4 des IEEE-Standards P802.3ba entsprechen.Das Modul wandelt 4 Eingangskanäle von 25 Gb/s elektrischen Daten in 4 Kanäle von LAN-WDM-optischen Signalen um und multiplexiert sie dann zu einem einzigen Kanal für eine optische Übertragung von 100 Gb/sAuf der Empfängerseite umgekehrt de-multipliziert das Modul einen optischen Eingang von 100 Gb/s in 4 Kanäle LAN-WDM-optischer Signale und wandelt sie dann in 4 Ausgangskanäle elektrischer Daten um.
• Die zentralen Wellenlängen der 4 LAN-WDM-Kanäle sind 1295.56- Das ist 1300.05, 1304,58 und 1309,14 nm als Mitglieder des in IEEE 802.3ba definierten WDM-Wellenlängennetzes des LAN. The high performance cooled LAN WDM EA-DFB transmitters and high sensitivity PIN receivers provide superior performance for 100Gigabit Ethernet applications up to 10km links and compliant to optical interface with IEEE802.3ba Klausel 88 100GBASE-LR4-Anforderungen.
• Das Produkt ist mit Formfaktor, optischer/elektrischer Verbindung und digitaler Diagnoseoberfläche gemäß der QSFP+ Multi-Source Agreement (MSA) ausgelegt.Es wurde entwickelt, um den härtesten äußeren Betriebsbedingungen einschließlich Temperatur zu entsprechen, Luftfeuchtigkeit und EMI-Störungen.

- Ich weiß.

Eigenschaften

• Warmstechbare QSFP28 MSA Formfaktor
• Einheitliche Datenbank für die Bereitstellung von Daten
• Bis zu 10 km Reichweite für G.652 SMF
• Einzelne +3,3V-Stromversorgung
• Betriebsfalltemperatur: 0 ~ 70 °C
• Übertrager: gekühlt 4x25Gb/s LAN WDM EML TOSA (1295.56- Das ist 1300.05, 1304.58, 1309,14 nm)
• Empfänger: 4x25Gb/s PIN ROSA
• 4x28G elektrische serielle Schnittstelle (CEI-28G-VSR)
• Maximaler Stromverbrauch: 4,0 W
• Duplex-LK-Gehäuse

Anwendungen

• 100GBASE-LR4 Ethernet-Verbindungen
• Infiniband-QDR- und DDR-Verbindungen
• Kundenseitige 100G-Telekommunikationsverbindungen

- Ich weiß.

Funktionsbeschreibung

1. Das Transceivermodul empfängt 4 Kanäle von 25 Gb/s elektrischen Daten,die durch ein 4-kanäliges Clock and Data Recovery (CDR) -IC verarbeitet werden, das das Jitter jedes elektrischen Signals umformt und reduziert- Nachträglich each of 4 EML laser driver IC's converts one of the 4 channels of electrical signals to an optical signal that is transmitted from one of the 4 cooled EML lasers which are packaged in the Transmitter Optical Sub-Assembly (TOSA)Jeder Laser sendet das optische Signal in einer spezifischen Wellenlänge aus, die in den Anforderungen IEEE 802.3ba 100GBASE-LR4 festgelegt ist.Diese 4-spurigen optischen Signale werden optisch in einer einzigen Faser durch eine 4-zu-1-optische WDM MUX multiplexiertDie optische Ausgangsleistung jedes Kanals wird durch eine automatische Leistungssteuerung (APC) konstant gehalten.Die Ausgabe des Senders kann durch TX_DIS-Hardware-Signal und/oder 2-Draht-Serienschnittstelle ausgeschaltet werden.

2. Der Empfänger empfängt 4-spurige LAN-WDM-optische Signale. The optical signals are de-multiplexed by a 1-to-4 optical DEMUX and each of the resulting 4 channels of optical signals is fed into one of the 4 receivers that are packaged into the Receiver Optical Sub-Assembly (ROSA)Jeder Empfänger wandelt das optische Signal in ein elektrisches Signal um. Die regenerierten elektrischen Signale werden durch den RX-Teil des 4-Kanal-CDRs neu eingestellt und de-gettert und verstärkt.Die elektrischen Ausgangssignale mit 4-Spur-Rücklauf sind den Anforderungen der Schnittstelle IEEE CAUI-4 entsprechen.Darüber hinaus wird jedes empfangene optische Signal durch den DOM-Bereich überwacht. Der überwachte Wert wird über die 2-drahtreihe serielle Schnittstelle gemeldet.Wenn ein oder mehrere empfangene optische Signale schwächer sind als der Schwellenwert, wird der RX_LOS-Hardware-Alarm ausgelöst.

3. Für die Betätigung dieses Produkts ist eine einzelne +3,3V-Stromversorgung erforderlich.Gemäß den MSA-Spezifikationen bietet das Modul 7 niedriggeschwindige Hardware-Steuerpins (einschließlich der 2-drahtartigen seriellen Schnittstelle): ModSelL, SCL, SDA, ResetL, LPMode, ModPrsL und IntL.

4. Module Select (ModSelL) ist ein Eingabepin.Das ModSelL ermöglicht die Verwendung dieses Produkts auf einem einzelnen 2-drahtartigen Schnittstellenbus .

5. Für die 2-drahtreihe serielle Bus-Kommunikationsoberfläche sind eine serielle Uhr (SCL) und serielle Daten (SDA) erforderlich, die es dem Host ermöglichen, auf die QSFP28-Speicherkarte zuzugreifen.

6. Der ResetL-Pin ermöglicht einen vollständigen Reset und stellt die Einstellungen in ihren Standardzustand zurück, wenn ein niedriges Niveau auf dem ResetL-Pin länger als die Mindestimpulslänge gehalten wird.Während der Ausführung eines Resets wird der Host alle Statusbits ignorieren, bis er die Beendigung des Reset-Interrupts anzeigt.Das Produkt gibt dies an, indem es ein IntL (Interrupt) Signal mit dem in der Speicherkarte negierten Data_Not_Ready-Bit veröffentlicht.Beachten Sie, dass bei der Anschaltung (einschließlich Hot Insertion) das Modul sollte diese Fertigstellung von Reset unterbrechen ohne eine Reset erforderlich.

7. Der "Low Power Mode" (LPMode) -Pin wird verwendet, um den maximalen Stromverbrauch für das Produkt festzulegen, um Hosts zu schützen, die nicht in der Lage sind, Module mit höherer Leistung zu kühlen.wenn solche Module versehentlich eingesetzt werden.

   Module Present (ModPrsL) ist ein Signal vor Ort an der Hostplatine, das bei Abwesenheit eines Produkts normalerweise zum Host Vcc gezogen wird.Es vervollständigt den Pfad zur Erdung durch einen Widerstand auf der Host-Board und behauptet das Signal. ModPrsL gibt dann seine Gegenwart an, indem ModPrsL auf einen Low

8. Interrupt (IntL) ist ein Ausgangs-Pin. ?? Low?? zeigt einen möglichen Betriebsfehler oder einen für das Hostsystem kritischen Status an.Der Host identifiziert die Quelle der Unterbrechung mit der 2-drahtigen seriellen Schnittstelle. Der IntL-Pin ist ein offener Kollektor-Ausgang und muss an die Host-Vcc-Spannung auf der Host-Board gezogen werden.

Transceiver-Blockdiagramm

                  Abbildung 1. Transceiver-Blockdiagramm

Zuweisung und Beschreibung des Pins